컴파일된 설계의 ALT2GXB Megawizard® Plug-in Manager 인스턴스화에 다음과 같은 구성이 있는 경우 아래 fitter 오류가 발생합니다. 채널이 전이중 또는 수신 전용이고, 채널 내부 또는 채널 인터페이스가 활성화되어 있고, ALT2GXB Megawizard에 지정된 입력 클럭 주파수가 325MHz 이상입니다. TX 전용 구성에서는 이 오류가 발생하지 않습니다.
Quartus® II 소프트웨어 피터 오류: "GXB 수신기 채널의 cruclk 포트를 공급하기 때문에 신호 "rx_cruclk[0]" 후에 GXB REFCLK 분배기를 추가할 수 없습니다 alt2gxb:alt2gxb_component| channel_rec[0].receive" - 채널 인터페이스 또는 채널 내부 재구성 사용"
이 오류를 해결하려면 다음 절차를 사용합니다.
1. ALT2GXB Megawizard의 입력 클럭 주파수(>325MHz)를 값의 절반으로 변경합니다.
2. 설계에서 REFCLK 분배기 코드(아래 참조)를 인스턴스화하고 REFCLK 분배기 출력을 ALT2GXB 클록 입력 포트에 연결합니다.
이중 구성의 경우 REFCLK 분배기 출력을 ALT2GXB 클록 입력 포트에 연결합니다. ALT2GXB Megawizard의 '일반' 화면에서 지정된 입력 클럭 주파수가 325MHz보다 크면 REFCLK 분배기 출력을 ALT2GXB 인스턴스화의 'pll_inclk' 및 'rx_cruclk' 포트에 연결합니다. 위의 주파수가 'RECONFIG' 화면에 지정된 경우 REFCLK 분배기 출력을 'pll_inclk_alt' 및 'rx_cruclk_alt' 포트에 연결합니다.
예를 들어ample, 전이중 구성이 있고 ALT2GXB Megawizard의 '일반' 화면에서 390.625MHz를 지정한 경우 주파수를 195.3125MHz로 변경하고 REFCLK 분배기 출력을 ALT2GXB의 pll_inclk 및 rx_cruclk 포트에 연결합니다.
수신 전용 ALT2GXB 인스턴스화의 경우 Megawizard의 입력 주파수(>325MHz)를 값의 절반으로 변경하고 Megawizard의 '일반' 또는 '재구성' 화면의 입력 기준 클럭 주파수 설정에 따라 REFCLK 분배기 출력을 rx_cruclk 또는 rx_cruclk_alt 포트에 연결합니다.
다음은 Verilog 및 VHDL의 REFCLK 구분선 코드 예제입니다.
클럭 분할에 대한 ------ Verilog 코드---------
모듈 my_refclk_div(안으로, 밖으로);
입력;
출력;
stratixiigx_hssi_refclk_divider my_refclk_divider (
.inclk(in),
.clkout(out));
defparam my_refclk_divider.enable_divider = "참";
defparam my_refclk_divider.divider_number = 0;
defparam my_refclk_divider.refclk_coupling_termination = "normal_100_ohm_termination";
endmodule
-----끝
--클럭 분할을 위한 VHDL 코드----
도서관 IEEE;
ieee.std_logic_1164.all을 사용하십시오.
엔티티 my_refclk_divider
포트
(
inclk : std_logic에서;
Outclk: 아웃 std_logic
);
끝 my_refclk_divider;
my_refclk_divider의 아키텍처 clock_div
구성 요소 stratixiigx_hssi_refclk_divider IS
제네릭(
enable_divider : 문자열 := "참";
divider_number : 정수 := 0; -- 논리적 번호 매기기의 경우 0 또는 1
refclk_coupling_termination : STRING := "normal_100_ohm_termination"
);
포트(
포함 : STD_LOGIC에서;
clkout : OUT STD_LOGIC);
END 구성 요소 stratixiigx_hssi_refclk_divider;
시작
clk_divider: stratixiigx_hssi_refclk_divider
포트 맵
(
inclk = > inclk,
clkout = > outclk
);
최종 아키텍처;