설명
-2/-3 속도 등급 장치를 사용하여 Gen3x8 PIPE의 설계를 생성하고 tx/rx의 핀 위치를 PCIE HIP의 배치에 할당할 때 아래와 같이 적합 오류가 보고됩니다.
오류(18510): PIPE 마스터 채널 < ovSOFTPCIE_TxP[4] > 타이밍 요구 사항으로 인해 HIP 채널 위치 < PIN_BF49 >에 배치할 수 없습니다. HIP 채널 위치를 피하기 위해 마스터 채널을 다른 인덱스로 변경하거나, HIP 채널 위치를 피하기 위해 마스터 채널 위치를 변경하거나, 속도 등급을 1로 변경하십시오.
이 오류는 QuartusII® 17.0/17.1 빌드 버전을 사용하고 대상 장치가 -2/-3 속도 등급일 때 보고됩니다.
해결 방법
17.0/17.1 빌드 버전의 경우 장치 속도 등급을 1로 변경하십시오.
이 오류는 QuartusII® 18.1 이상 버전에서 수정되었습니다. Stratix10® 시리즈 PIPE 설계를 위해 QII 버전을 18.1 이상으로 업그레이드하는 것이 좋습니다.