문서 ID: 000076403 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2014-08-15

Stratix V, Arria V, Cyclone V 장치에서 fPLL 재구성을 위해 Quartus II 소프트웨어에서 생성된 여러 MIF 파일을 단일 MIF 파일로 어떻게 스티칭합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

아래 링크에 제공된 스크립트를 사용하여 Stratix® V, Arria® V 및 Cyclone® V 장치에서 fPLL 재구성을 위해 Quartus® II 소프트웨어에서 생성된 여러 MIF(메모리 초기화 파일)를 단일 MIF 파일로 스티칭할 수 있습니다.

merge_mif.tcl

스크립트를 사용하려면 다음 단계를 수행합니다.

1. tcl 파일과 MIF 파일을 같은 폴더에 넣습니다.

2. tcl 콘솔에서 merge_mif.tcl을 소싱합니다.

3. 다음 명령을 입력하여 2개의 mif 파일(예: A.mif 및 B.mif)을 output.mif에 연결합니다.

명령 : stitch A.mif B.mif [output.mif ]

참고 : 선택적 [output.mif] 매개 변수를 지정하지 않으면 기본값은 merged.mif입니다.

4. merged.mif에서 B.mif의 내용은 A.mif 뒤에 옵니다.

5. 다른 MIF 파일(예: C.mif)을 merged.mif에 병합하려면 3단계를 반복합니다. 병합된 파일의 깊이가 512를 초과하지 않는 한 여러 MIF 파일을 함께 연결할 수 있습니다.

MIF 스트리밍을 통한 PLL 재구성 수행에 대한 자세한 내용은 AN661: Altera PLL 및 Altera PLL 재구성 메가 기능을 사용하여 분할 PLL 재구성 구현 (PDF) 을 참조하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 17 제품

Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V FPGA 및 SoC FPGA
Arria® V GT FPGA
Arria® V SX SoC FPGA
Cyclone® V FPGA 및 SoC FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Stratix® V FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.