문서 ID: 000076416 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-01-09

이더넷 인텔® Stratix® 10 FPGA IP 10GBASE-KR 변형용 단일 채널 E-tile 하드 IP에 대한 예제 설계 테스트벤치가 Ncsim® 또는 Xcellium®에서 완료되지 않는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    이더넷
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro 소프트웨어 버전 19.4의 문제로 인해 Ncsim® 또는 Xcellium®을 사용할 때 10GBASE-KR의 단일 채널이 선택된 이더넷 인텔® Stratix® 10 FPGA IP 변형용 E-Tile 하드 IP에 대한 예제 설계 테스트벤치가 완료되지 않습니다.

해결 방법

이 문제를 해결하려면 Ncsim 또는 Xcellium으로 예제 디자인을 시뮬레이션할 때 10GBASE-KR 변형의 채널 수를 '1' 이상으로 늘리십시오.

이 문제는 인텔® Quartus® Prime Pro 소프트웨어 버전 20.1부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

인텔® Stratix® 10 MX FPGA
인텔® Stratix® 10 TX FPGA
인텔® Agilex™ FPGAs 및 SoC FPGAs

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.