문서 ID: 000076430 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-02-27

규칙 C103: 게이트 클록은 효과적으로 전력을 절약하기 위해 최소한 사전 정의된 수의 클록 포트를 공급하지 않는다.

환경

  • 인텔® Quartus® II 소프트웨어
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    컴파일된 HPS 설계의 Quartus II 소프트웨어에서 설계 도우미 도구를 실행할 때 다음 경고가 표시될 수 있습니다.

    규칙 C103: 게이트 클록은 효과적으로 전력을 절약하기 위해 최소한 사전 정의된 수의 클록 포트를 공급하지 않는다. <hierarchy>:altdq_dqs2_inst|dqsbusout

    해결 방법

    이 경고는 예상된 것이며 무시해도 됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 6 제품

    Arria® V SX SoC FPGA
    Arria® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Arria® V ST SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.