문서 ID: 000076432 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-10-08

Arria 10 HPS EMAC-FPGA 인터페이스가 하드웨어에서 제대로 작동하지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 Quartus® II 소프트웨어 버전 15.0 업데이트 2 이하의 문제로 인해 HPS EMAC 코어에서 FPGA 코어로 데이터를 시작하는 데 사용되는 클럭에 대한 클럭 할당이 누락되었습니다.
결과적으로 이러한 HPS EMAC에서 FPGA로의 경로는 타이밍 분석되지 않습니다.
해결 방법

이 문제를 해결하려면 다음 클럭 할당을 수동으로 생성해야 합니다.

EMAC0의 경우:

create_clock -name EMAC_TX_CLK -period 8.00 [get_keepers {*|fpga_interfaces|peripheral_emac0~phy_txclk0_cmrefclk.reg__nff}]

EMAC1의 경우:

create_clock -name EMAC_TX_CLK -period 8.00 [get_keepers {*|fpga_interfaces|peripheral_emac1~phy_txclk0_cmrefclk.reg__nff}]

이 문제는 Quartus II 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

인텔® Arria® 10 SX SoC FPGA
인텔® Arria® 10 GX FPGA
인텔® Arria® 10 GT FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.