문서 ID: 000076440 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-10-11

Quartus® Prime Pro Edition 소프트웨어 버전 18.1에서 프로토콜을 통한 Stratix® 10 FPGA 구성(CvP) 작동에 알려진 문제가 있습니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro Edition 소프트웨어 버전 18.1에서 프로토콜을 통한 구성(CvP) 작업을 수행하려고 할 때 다음과 같은 오류가 발생할 수 있습니다.

  • 프로토콜을 통한 구성 작업을 수행할 때 작업이 중지될 가능성이 적습니다. 이 문제는 모든 Stratix® 10 FPGA 프로덕션 디바이스에 영향을 미칩니다.
  • CvP(Configuration via Protocol) 프로세스 중에 처음 168kB 데이터 이후에 비트스트림이 손상되면 CvP 상태 레지스터의 CVP_CONFIG_ERROR 비트가 높아집니다. 이로 인해 Stratix® 10 FPGA 장치가 중단되고 다른 구성에서 프로토콜(CvP) 업데이트를 통해 복구할 수 없습니다. 이 문제는 모든 Stratix® FPGA 10 프로덕션 장치에 영향을 미칩니다.

해결 방법

Stratix® FPGA 장치의 전원을 껐다 켜서 다음 CvP(프로토콜을 통한 구성) 작업을 수행합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.