설명
FPGA 장치 구성 후 인텔® Stratix® 10 EMIF IP에 대한 보정 시퀀스는 다음과 같습니다.
비 HPS EMIF IP의 경우 시퀀스는 온칩 종단(OCT) 보정, I/O PLL 보정, EMIF 보정입니다.
HPS EMIF IP의 경우 OCT/PLL/EMIF 보정 시퀀스는 HPS 우선 단계에서 수행되고 나머지 FPGA 작업은 FPGA 우선 모드에서 수행됩니다.
비 EMIF PLL에 대한 I/O PLL 보정은 PLL 자체의 구성에 따라 사용자 모드 진입 전과 후 사용자 모드 진입 간에 분할됩니다. PLL이 내부 보정 모드를 사용하는 경우 사용자 모드 진입 전에 보정됩니다. 코어 보정 모드를 사용하는 경우 사용자 모드 입력 후 보정됩니다. 이 모든 것은 전적으로 사용자 모드에서 수행되는 EMIF 보정 전에 발생합니다.