중요 문제
설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.3의 문제로 인해 Intel Agilex® 7 FPGA DDR4 EMIF IP에서 "내보내기 주소/명령 패리티 오류 표시기" 옵션을 켤 때 이 오류가 표시될 수 있습니다.
해결 방법
"내보내기 주소/명령 패리티 오류 표시기" 옵션을 켜지 않은 상태에서 Intel Agilex® 7 FPGA DDR4 EMIF IP를 생성합니다.
텍스트 편집기로 IP 파일( .ip )을 열고 유효한 값으로 "AC_PARITY_LATENCY" 설정을 활성화합니다.
변경 위치:
<ipxact:값>DDR4_AC_PARITY_LATENCY_DISABLE<ipxact:값>
받는 사람:
<ipxact:값>DDR4_AC_PARITY_LATENCY_4<ipxact:값>
유효한 AC_PARITY_LATENCY 값은 4, 5, 6 및 8입니다.
적용할 주소/명령 패리티 대기 시간 값에 대한 자세한 내용은 메모리 공급업체 데이터시트를 참조하십시오.
그런 다음 "내보내기 주소/명령 패리티 오류 표시기" 옵션을 켠 상태에서 IP를 재생성합니다.
추가 정보
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.4부터 해결되었습니다.