문서 ID: 000076458 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-12

Stratix V PCI Express 루트 포트 구현에 대해 rx_st_bardec 신호가 어설션되지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    PCI Express IP 코어용 Stratix® V 하드 IP®의 루트 포트 변형에 대해 rx_st_bardec 출력 신호가 올바르게 작동하지 않습니다. TLP의 주소가 BAR의 주소 범위와 일치할 때 rx_st_bardec 신호는 MRd, MWr, IOWR 및 IORD TLP의 첫 번째 데이터 주기에 대해 어설션하지 못합니다.

    해결 방법 해결 방법은 사용자 로직에서 루트 포트에 대한 BAR 디코딩 로직을 구현하여 어떤 BAR(BAR0 또는 BAR1)가 TLP 대상인지 확인하는 것입니다. 루트 포트의 구성 소프트웨어에서 BAR 설정을 확인할 수 있습니다. 또는 루트 포트가 Avalon-ST에서 전송하는 Type 0 Configuration Writes를 디코딩하여 루트 포트에 BAR 레지스터를 설정하여 설정을 확인할 수도 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.