문서 ID: 000076462 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-05-07

VIC(Vector Interrupt Controller Core)의 INT_ENABLE 제어 레지스터가 마스크 가능 인터럽트와 마스크 불가능 인터럽트 모두에 영향을 줍니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    예. 벡터 인터럽트 컨트롤러 코어(VIC)의 INT_ENABLE 제어 레지스터는 각 인터럽트 입력의 인에이블 상태를 보유합니다. 또한,인에이블되지 않은 i nterrupts는 인터럽트 입력이 어설션된 경우에도 우선순위 처리 블록에 의해 고려되지 않습니다. 이는 마스크 가능 인터럽트와 마스킹 불가능 인터럽트 모두에 적용됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.