문서 ID: 000076490 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-05-05

인텔® Quartus® Prime Pro 버전 19.3에서 PCI Express* 엔드포인트용 인텔® FPGA P-Tile Avalon® 메모리 매핑 IP가 낮은 읽기 성능을 보이는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    PCI Express*용 인텔® FPGA P-Tile Avalon® 메모리 매핑 IP는 인텔® Quartus® Pro 버전 19.3에서 최대 읽기 요청 크기가 512바이트인 최대 64개의 미해결 요청을 지원합니다. 왕복 대기 시간(메모리 읽기에서 완료까지의 시간)이 1.5us보다 큰 경우 미해결 요청 수가 읽기 처리량을 포화시키기에 충분하지 않을 수 있습니다.

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ 7 FPGA 및 SoC FPGA F-시리즈
    인텔® Stratix® 10 DX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.