문서 ID: 000076491 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-04-22

FRL(고정 속도 링크) 모드가 활성화되었을 때 HDMI 인텔® FPGA IP RX 코어에서 잘못된 오디오 주파수 출력이 표시되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    HDMI* 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

HDMI 인텔® FPGA IP RX 코어의 문제로 인해 FRL 모드가 활성화되면 오디오 출력이 깨집니다.

내부 오디오 클럭은 FRL 모드에서 수신된 클럭당 픽셀 수(N) 및 CTS 값을 기반으로 링크 클럭에서 잘못 복구됩니다.

오디오는 TMDS(Transition Minimized Differential Signaling) 모드에서 올바르게 작동합니다.

해결 방법

FRL 모드에서 이 문제에 대한 해결 방법은 없습니다. 가능하면 TMDS 모드를 사용하십시오.
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.1에서 수정되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Arria® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.