문서 ID: 000076518 콘텐츠 형태: 오류 메시지 마지막 검토일: 2019-09-11

오류(18090): 외부 메모리와 PHYLite 인터페이스는 동일한 I/O 열로 제한될 때 공통 클럭 및 리셋 신호를 공유해야 합니다.

환경

    인텔® Quartus® Prime Pro Edition
    HPS 인텔® Arria® 10 FPGA IP용 외부 메모리 인터페이스
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime 소프트웨어 버전 19.2 이하의 문제로 인해 동일한 I/O 열의 여러 인텔 Arria® 10 EMIF IP에서 동일한 클럭 및 재설정 신호를 공유하지 않을 때 피팅 오류 메시지가 표시될 수 있습니다. 이 메시지는 올바르지 않으며 인텔® Arria® 10 EMIF IP 사용 설명서에 설명된 지침을 따를 수 있습니다. 동일한 I/O 열에 여러 인터페이스를 배치하려면 각 인터페이스의 글로벌 리셋 신호(global_reset_n)가 동일한 입력 핀 또는 신호에서 나오는지 확인해야 합니다.

해결 방법

이 문제는 인텔® Quartus® Prime 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Arria® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.