문서 ID: 000076521 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-06-25

입력 병렬 종단 값이 입력 핀 및 양방향 핀에 대한 인텔® Quartus® Prime Fitter 보고서에 표시되지 않는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    외부 메모리 인터페이스 인텔® Stratix® 10 IP
    HPS 인텔® Arria® 10 FPGA IP용 외부 메모리 인터페이스
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.3부터 병렬 OCT를 사용하는 입력 종단은 인텔 Quartus Prime Fitter > Plan Stage > 입력 핀 또는 Bidir 핀에 입력 종단 = ON으로 보고됩니다.

이전 인텔 Quartus Prime Pro Edition 소프트웨어 버전에서는 종료 값과 병렬 OCT가 보고되었습니다. 예를 들어 Calibration이 있는 병렬 60옴이 있습니다.

이는 보고 문제일 뿐이므로 해결 방법이 필요하지 않습니다. 병렬 종료 값은 할당 편집기에 설정된 값을 사용하여 컴파일된 프로젝트 파일에 올바르게 설정되거나 생성된 IP .qip 파일에 정의된 EMIF IP의 경우 올바르게 설정됩니다.

해결 방법

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.1부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA
인텔® Cyclone® 10 GX FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.