문제 338064: 볼륨 1, 9장 Arria® V 장치에 대한 SEU 완화, 버전 2015.06.12
9-8페이지의 타이밍 섹션에는 다음과 같이 나와 있습니다.
CRC_ERROR 핀은 최소 32 클록 사이클 동안 CRC 계산 중에 항상 로우로 구동됩니다. 오류가 발생하면 EMR이 업데이트되거나 32 클럭 사이클이 경과한 후 중 마지막에 도달하는 시점에 핀이 하이로 구동됩니다. 따라서 CRC_ERROR 핀의 상승 에지에서 EMR의 콘텐츠 검색을 시작할 수 있습니다. 핀은 현재 프레임을 읽은 다음 최소 32클록 주기 동안 다시 로우로 구동될 때까지 높게 유지됩니다.
그러나 이것은 잘못된 것입니다. 다음과 같이 명시되어야 합니다.
CRC_ERROR 핀은 CRC 계산 중에 항상 로우로 구동됩니다. 오류가 발생하면 EDCRC 하드 블록은 EMR을 업데이트하는 데 32 클럭 사이클이 걸리며, EMR이 업데이트되면 핀이 하이로 구동됩니다. 따라서 CRC_ERROR 핀의 상승 에지에서 EMR의 콘텐츠 검색을 시작할 수 있습니다. 핀은 현재 프레임을 읽을 때까지 높게 유지된 다음 32 클록 사이클 동안 다시 로우로 구동됩니다.
그림 9-5에는 CRC 계산(최소 32 클럭 사이클)이 명시되어 있지만 CRC 계산(32 클럭 사이클)이 명시되어 있어야 합니다.
문제 162661: Arria V 장치의 구성, 설계 보안 및 원격 시스템 업그레이드, 버전 2013.6.11
8-6페이지에는 "지원되는 구성 voltages는 Arria V GZ 장치를 제외한 모든 Arria V 장치에 대해 2.5V, 3.0V 및 3.3V입니다. Arria V GZ 장치에 지원되는 구성 전압은 2.5V 및 3.3V입니다."
이것은 올바르지 않습니다. Arria V GZ 장치는 2.5V 및 3.0V를 지원합니다.
문제 156379: Arria V 장치의 클럭 네트워크 및 PLL, 버전 2013.05.06
자동 클럭 전환을 사용할 때 요구 사항에 대한 두 개의 글머리 기호가 있으며 첫 번째 글머리 기호는 올바르지 않습니다. 그것은 말한다 :
"두 클럭 입력이 모두 실행 중이어야 합니다."
자동 클럭 전환의 목적은 클럭이 작동을 멈춘 경우 클럭 간에 전환하는 것입니다. 실제 요구 사항은 FPGA 구성할 때 두 클럭이 모두 실행되어야 한다는 것입니다. 글머리 기호는 다음과 같이 표시되어야 합니다.
"FPGA 구성될 때 두 클럭 입력이 모두 실행 중이어야 합니다."
문제 137947: Arria V 장치의 I/O 기능, 버전 2013.6.21
표 5-11은 MuliVolt I/O 지원에서 VCCIO=2.5V일 때 3.3V 입력 신호가 지원되지 않음을 나타냅니다. 테이블이 올바르지 않으며 2.5V VCCIO는 3.3V 입력 신호를 지원할 수 있습니다.
문제 140058: Arria V 장치 데이터시트, 버전 3.3
-3 속도 등급 장치에 대한 FOUT은 표 25에 없습니다. -3 속도 등급 장치의 Fout은 -4 속도 등급 장치와 동일합니다.
문제 87336: Arria V 장치의 I/O 기능, 버전 2012.12.04
표 5.24에서 교정이 있는 Rt OCT에 대해 선택 가능한 I/O 표준은 SSTL-15 클래스 I, 클래스 II 및 SSTL-15(옴)의 Rt OCT가 20/25/30/40/50/60/120이 올바르지 않음을 보여줍니다. 표는 아래와 같이 업데이트됩니다.
다음 I/O 표준에 대한 보정이 포함된 Rt OCT를 수정해야 합니다.
SSTL-15 클래스 I – 50옴
SSTL-15 클래스 II – 50옴
SSTL-15 – 20, 30, 40, 60, 120옴
해결된 문제:
문제 41645: Arria V 장치에 대한 장치 인터페이스 및 통합 기본 사항, 버전 1.2
이 장은 장치 핸드북에 통합되었으며, 업데이트에는 활성 직렬 구성을 위한 유효한 전원 공급 장치인 1.8V의 제거가 포함됩니다.
문제 44730: Arria V 장치의 I/O 기능, 버전 1.2
1.5V LVCMOS 출력에 대한 OCT가 지원됩니다.
문제 32735: Arria V 장치의 I/O 기능, 버전 1.0
표 2-5의 참고 4는 입력 신호가 3.0V 또는 3.3V일 때 온칩 클램프 다이오드를 사용하도록 권장하도록 업데이트되었습니다.
문제 391244: Arria V 장치의 I/O 기능, 버전 1.0
3.3V LVCMOS에 대해 유일하게 지원되는 전류 강도가 2mA임을 보여주기 위해 업데이트된 표 5-3.
문제 391245: Arria V 장치의 I/O 기능, 버전 1.0
3.3V LVTTL에 대해 지원되는 전류 강도가 4mA 및 8mA임을 보여주기 위해 업데이트된 표 5-3.