문서 ID: 000076584 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-10-07

RS-REC 변형이 있는 100GbE MAC PCS에서 RS-FEC가 없는 100GbE MAC PCS로 동적으로 재구성할 때 이더넷용 E-Tile 하드 IP가 RX PCS 정렬을 달성하지 못하고 성공적으로 연결되지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 트랜시버 PHY 리셋 컨트롤러 인텔® FPGA IP
  • 이더넷
  • Stratix® 10 20 트랜시버 PHY 리셋 컨트롤러
  • 트랜시버 재구성 컨트롤러 인텔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    E-Tile 하드 IP 사용 설명서의 실수로 인해 RS-FEC가 있는 100G MAC PCS에서 100G MAC PCS 모드로 전환할 때 필요한 리셋 컨트롤러 레지스터가 문서화되어 있지 않습니다.


    E-Tile RS-FEC에는 rsfec_signal_ok라는 포트가 포함되어 있습니다. 한 모드에서 다른 모드로 동적 재구성을 수행할 때 리셋 컨트롤러는 이 신호가 리셋 시퀀스의 일부로 어서트될 때까지 기다립니다. 그러나 비 RS-FEC 모드에서는 이 신호가 어설션되지 않으므로 100G RS-FEC 모드에서 비 RS-FEC 모드로 전환할 때 채널이 재설정 중에 멈춥니다.

    주소 0x313에 문서화되지 않은 재설정 컨트롤러 레지스터의 Bit[5]는 재설정 컨트롤러에 rsfec_signal_ok 포트를 무시하도록 지시합니다.

    해결 방법

    이 문서화되지 않은 E-Tile 재설정 컨트롤러 레지스터는 E-Tile 100G 이더넷 동적 재구성 설계 예에서 올바르게 사용됩니다.

    • RS-FEC가 있는 100G MAC PCS에서 100G MAC PCS 비 RS-FEC 모드로 전환할 때 레지스터 0x313비트[5]를 설정합니다.
    • 100G MAC PCS 비 RS-FEC에서 RS-FEC가 있는 100G MAC PCS로 전환하는 경우 레지스터 0x313의 클리어 비트[5]

    이 누락된 정보는 이더넷용 E-Tile 하드 IP 사용 설명서의 릴리스 UG-20160|2020.12.14에 추가될 버전에 추가되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs
    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.