문서 ID: 000076615 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-09-19

UniPHY LPDDR2 IP의 효율성 성능에 영향을 줄 수 있는 요소가 있습니까?

환경

  • 인텔® Quartus® Prime Standard Edition
  • UniPHY 인텔® FPGA IP 탑재 LPDDR2 SDRAM 컨트롤러
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    LPDDR2 IP에는 사용자 응용 프로그램에 사용할 수 있는 대역폭에 영향을 주는 DQS 추적이라는 기능이 있습니다. DQS 추적은 LPDDR2 읽기 액세스의 데이터가 모든 메모리 클록 주파수의 FPGA에서 올바르게 샘플링되도록 하기 위해 올바른 신호 타이밍을 유지하는 데 필요합니다.

    DQS 추적은 다음 두 부분으로 구성됩니다.

    • 샘플 : 모든 메모리 새로 고침 주기 후에 DQS 샘플이 생성됩니다.
    • 업데이트 : 충분한 샘플을 가져오면 DQS 추적 업데이트 주기가 발생하며 이 주기는 몇 마이크로초가 걸릴 수 있습니다. 해당 기간은 DQS I/O 지연이 순차적으로 업데이트될 때 인터페이스의 너비에 따라 달라집니다. DQS 추적 업데이트 중에는 LPDDR2 컨트롤러 Avalon 버스에 대한 액세스가 유휴 상태입니다. IP는 사용자가 DQS 추적 업데이트를 예약할 수 있도록 허용하지 않습니다.

    액세스 패턴의 RTL 시뮬레이션을 수행하여 DQS 추적의 영향과 시스템 기능 또는 효율성에 미치는 영향을 평가하는 것이 좋습니다.

    LPDDR2가 애플리케이션에 적합하지 않은 경우 DQS 추적 요구 사항이 주파수에 따라 달라지고 이 KDB에 설명된 대로 비활성화할 수 있는 옵션이 있는 DDR3L인 다음으로 낮은 전력의 외부 메모리 솔루션을 고려하는 것이 좋습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    Arria® V SX SoC FPGA
    Arria® V GT FPGA
    Cyclone® V FPGA 및 SoC FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.