설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.2 이하에서 이더넷용 인텔® Stratix® 10 E-Tile 하드 IP - 10Gbps 및 25Gbps 기본 변형을 사용하여 설계 예제를 만들 때 기본 참조 클럭 주파수는 지적 재산권 GUI에서 322MHz로 설정됩니다. 그러나 설계 예가 생성되면 참조 클록 주파수(i_clk_ref)가 주파수가 156MHz인 인텔® Stratix® 10 TX 신호 무결성 개발 키트의 PIN_AN13에 매핑됩니다. 따라서 디자인 예제가 제대로 작동하지 않습니다.
해결 방법
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.2 이하에서 이 문제를 해결하려면 기본 주파수가 322MHz인 인텔® Stratix® 10 TX 신호 무결성 개발 키트에서 PIN_AN15하도록 참조 클록(i_clk_ref)의 QSF 할당을 변경하거나 IP GUI에서 참조 클록 주파수를 156MHz로 변경합니다.
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.3에서 해결되었습니다.