문서 ID: 000076626 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-09-09

인텔® Stratix® 10 및 Intel Agilex® 7 장치에서 PHY 참조 주파수가 312.5MHz로 설정된 경우 이더넷용 E-Tile 하드 IP를 사용할 때 CDR이 25G 모드에서 잠기지 못하는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    이더넷
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.4 및 이전 버전의 문제로 인해 PHY 기준 주파수가 312.5MHz로 설정된 경우 이더넷용 E-Tile 하드 IP를 사용할 때 CDR이 25G 모드에서 잠글 수 없습니다.

해결 방법

312.5MHz가 E-Tile PHY IP에 대해 지원되는 범위에 있지 않으므로 이 문제에는 해결 방법이 없습니다. 따라서 대신 156.25MHz 또는 322.265625MHz의 기준 클록 주파수를 사용하십시오.

이 312.5MHz 기준 클럭 주파수 옵션은 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.1에서 고정되어 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Agilex™ FPGAs 및 SoC FPGAs
인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.