문서 ID: 000076630 콘텐츠 형태: 오류 메시지 마지막 검토일: 2017-08-14

오류(12077): 노드 인스턴스 "altera_mult_add_rtl2"이(가) 알 수 없는 매개 변수 "ACCUM_SLOAD_PIPELINE_SCLR"(으)로 인스턴스화되었습니다.

환경

  • 인텔® Quartus® Prime Standard Edition
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Standard Edition 소프트웨어 버전 17.0의 Cyclone® V FPGA ALTMULT_COMPLEX IP 문제로 인해 IP 변형 파일 형식이 VHDL인 경우 컴파일 중에 위의 오류가 표시될 수 있습니다.

    해결 방법

    이 문제를 해결 하려면 Verilog IP 변형 파일 형식을 사용 합니다.

    이 문제는 인텔® Quartus® Prime Standard Edition 소프트웨어 버전 18.0부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® V FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.