문서 ID: 000076675 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-05-05

Mentor* ModelSim*을 사용하여 인텔® Stratix® 10을 대상으로 하는 eSRAM 인텔® FPGA IP 시뮬레이션에서 잘못된 판독 데이터가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Mentor* ModelSim*을 사용하여 eSRAM 인텔® FPGA IP 인텔® Stratix® 10 장치를 대상으로 지정할 때 잘못된 시뮬레이션 옵션으로 인해 잘못된 판독 데이터를 관찰할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 msim_setup.tcl 파일에서 아래 옵션을 추가하십시오.

    "+define+ESRAM_SIM"USER_DEFINED_VERILOG_COMPILE_OPTIONS 설정합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.