문서 ID: 000076677 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-10-07

PTP가 활성화된 100G 모드에서 이더넷 인텔® FPGA IP 코어용 E-Tile 하드 IP를 사용할 때 Ready Latency 매개변수가 지원됩니까?

환경

    인텔® Quartus® Prime Pro Edition
    이더넷
    Arria® 10 및 Stratix® V용 저지연 100G 이더넷 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

인텔® Quartus® Prime Pro Edition 소프트웨어의 버그로 인해 100G 모드의 이더넷 인텔® FPGA IP 코어용 E-Tile 하드 IP는 PTP 모드가 활성화될 때 Ready Latency 매개변수를 잘못 선택할 수 있도록 허용합니다.
PTP가 활성화된 경우 100G 모드의 이더넷 인텔® FPGA IP 코어용 E-Tile 하드 IP에서 Ready Latency 매개변수가 지원되지 않습니까?

PTP가 활성화된 100G 모드에서 이더넷 인텔® FPGA IP 코어용 E-Tile 하드 IP를 사용하는 경우 준비 대기 시간은 0으로 고정됩니다.

해결 방법

이 문제에 대한 해결 방법은 없습니다.

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 v20.2 릴리스부터 PTP 모드가 선택될 때 IP GUI에서 Ready Latency 매개변수를 제거하여 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

인텔® Stratix® 10 DX FPGA
인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs
인텔® Stratix® 10 MX FPGA
인텔® Stratix® 10 TX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.