설명
ALTDDIO_IN 인텔 FPGA IP 사용하여 Cyclone® III 또는 Cyclone® IV 장치에서 비메모리 인터페이스를 구현할 때와 핀 위치가 제대로 제한되지 않은 경우 다음과 같은 중요한 경고가 나타날 수 있습니다.
중요 경고: DQ 캡처 레지스터가 해당 DQ I/O 옆에 배치되지 않았기 때문에 Fitter가 DQ I/O에서 DQ 캡처 레지스터로 신호를 올바르게 라우팅할 수 없습니다.
정보: <위치>의 DQ 캡처 레지스터<이름>이(가) <위치>에 있는 해당 DQ I/O<이름>의 인접 LAB에 할당되지 않았습니다
2개 이하의 전역 클럭(반전된 클록은 반전되지 않은 클록과 별도로 계산됨)이 LAB에 공급할 수 있으므로 해당 DQ I/O의 인접한 LAB가 다른 핀의 DDIO 입력 레지스터에서 이미 사용되고 있는 경우 경고가 표시됩니다.
해결 방법
경고의 효과는 왜곡을 증가시킵니다. 메모리가 아닌 인터페이스의 경우 타이밍 요구 사항이 충족되는 한 이 경고를 무시하는 것이 안전합니다. 타이밍 요구 사항이 충족되지 않으면 핀 위치를 변경하여 이 중요한 경고를 해결해야 합니다.