문서 ID: 000076728 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2021-05-05

I/O PLL을 잠글 수 없는 경우 PLL 재구성 IP를 사용하여 Arria® 10 FPGA 및 Cyclone® 10 FPGA I/O PLL을 어떻게 재구성합니까?

환경

    인텔® Quartus® Prime Pro Edition
    인텔® Quartus® Prime Standard Edition
    PLL 재구성 인텔® FPGA IP
    IOPLL 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

PLL 재구성 IP는 현재 재구성을 시작하기 전에 IO PLL 잠금 상태를 확인합니다. 이로 인해 IO PLL이 잠금을 달성할 때까지 mgmt_wait_request 가 어설션됩니다.

해결 방법

이 문제를 해결하려면 프로젝트 IP 생성 폴더에서 아래에 표시된 .v 파일을 편집하고 매개 변수 WAIT_FOR_LOCK 값을 1에서 0으로 변경합니다. 이렇게 하면 PLL 재구성 IP가 IOPLL 잠금 상태를 확인하지 않고 코어가 준비되면 mgmt_waitrequest 신호를 해제합니다.

신디사이저/altera_pll_reconfig_top.v

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Cyclone® 10 FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.