인텔® Arria® 10, 인텔® Cyclone® 10 GX 또는 인텔® Stratix® 10 장치를 대상으로 하는 경우 JESD204B IP 설계 예제 구성 요소(IOPLL/Core PLL 및 ATX PLL)는 CDR 참조 클럭과 동일한 참조 클럭 주파수를 공유합니다.
인텔® Quartus® Prime Pro Edition 소프트웨어 v17.0 이상에서 IP 디자인 예제 생성 또는 컴파일 중에 오류가 발생할 수 JESD204B. 이는 선택한 기준 클럭 주파수가 다른 설계 예제 구성 요소에 유효하지 않기 때문입니다.
표시될 수 있는 오류 메시지의 예는 다음과 같습니다.
오류: altjesd_ed_qsys_RX_TX_xcvr_atx_pll_0.xcvr_atx_pll_0: "N 카운터"(atx_pll_ref_clk_div) 0이 범위를 벗어났습니다: 1-2, 4, 8
오류: altjesd_ed_qsys_RX_TX_xcvr_atx_pll_0.xcvr_atx_pll_0: "PLL 자동 모드 참조 클럭 주파수(정수)"(set_auto_reference_clock_frequency) 34.5가 범위를 벗어났습니다.
오류: qsys-generate failed with exit code 3
오류: altjesd_ed_qsys_RX_TX_core_pll.core_pll: 출력 카운터 0 주파수 드롭다운 값을 계산하지 못했습니다: 주파수 목록을 검색하지 못했습니다.
오류: altjesd_ed_qsys_RX_TX_core_pll.core_pll: 참조 클럭 주파수 780.878049가 법적 범위를 벗어났습니다(10.0:750.0).
오류: altjesd_ed_qsys_RX_TX_core_pll.core_pll: "참조 클럭 주파수"(gui_reference_clock_frequency) 780.878049가 범위를 벗어났습니다: 10.0-750.0
이 문제를 해결하려면 JESD204B IP 매개변수 편집기의 PLL/CDR 참조 클럭 주파수 드롭다운 목록에서 다른 참조 클럭 주파수를 선택하고 설계 예제를 다시 생성합니다.