문서 ID: 000076756 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2019-02-22

인텔® Arria® 10 EMIF(외부 메모리 인터페이스) IP의 버퍼 크기를 제어하여 FPGA 장치의 RAM 블록 사용량을 줄이려면 어떻게 해야 합니까?

환경

  • HPS 인텔® Arria® 10 FPGA IP용 외부 메모리 인터페이스
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime 소프트웨어에서 플랫폼 디자이너 상호 연결의 버퍼 크기는 다음 두 가지 요소에 따라 달라집니다.

    1. Avalon 슬레이브 IP(예: 인텔 Arria® 10 EMIF IP)에서 최대 보류 중인 읽기 트랜잭션

    2. Avalon MM 인터페이스의 버스트 카운트 폭

    그러나 EMIF IP의 최대 보류 중인 읽기 트랜잭션은 변경할 수 없으며 EMIF 효율성을 최대화하기 위해 고정 값 64로 설정됩니다.

    해결 방법

    이 문제를 해결하려면 인텔® Arria® 10 EMIF IP 버퍼 크기를 줄이려면 Avalon MM 슬레이브 인터페이스 버스트 수 너비를 줄이십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.