문서 ID: 000076778 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-01-01

절대 함수(abs)를 사용하는 VHDL 코드가 MAX PLUS® II 소프트웨어에서 올바르게 작동하지 않는 이유는 무엇입니까? (Synplicity Synplify 버전 5.1)

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    VHDL 디자인 파일에서 절대 함수(abs)를 사용할 때 Syplify 소프트웨어 버전 5.1에서 합성 오류가 발생합니다. 음수 값이 이 함수를 통해 전달될 때 일부 잘못된 값이 제공됩니다.

    이 문제는 Synplicity 웹 사이트에서 다운로드할 수 있는 Synplify 소프트웨어 버전 5.1.5a, 5.2.1 이상에서 수정되었습니다.

    Synplify는 Synplify 소프트웨어 버전 5.1.5a를 설치하기 전에 릴리스 노트를 읽을 것을 권장합니다.

    Synplify 소프트웨어 버전 5.2.1에는 버전 5.1.5a 기능과 APEX™ 20K 장치 제품군에 대한 지원이 포함되어 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.