문서 ID: 000076787 콘텐츠 형태: 오류 메시지 마지막 검토일: 2017-10-30

오류 (10198) : altpciexpav_stif_a2p_vartrans.v (145)의 Verilog HDL 오류 : 부품 선택 방향이 접두사 인덱스 방향과 반대입니다.

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

오류 (10198) : altpciexpav_stif_a2p_vartrans.v (145)의 Verilog HDL 오류 : 부품 선택 방향이 접두사 인덱스 방향과 반대입니다.

오류 (10784) : altpciexpav_stif_a2p_vartrans.v (65)의 HDL 오류 : 개체 "AdTrWriteData_i"에 대한 선언을 참조하십시오.

오류(12152): 사용자 계층 구조 "fam_system_altera_pcie_a10_hip_170_qrwnsly:pcie_avmm_m|altpciexpav_stif_app:g_avmm.g_avmm.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans"를 정교화할 수 없습니다.

인텔® Arria® 10 FPGA Avalon® 메모리 매핑 PCIe 하드 IP의 제한으로 인해 Avalon 메모리 매핑 설정에서 다음 매개변수를 선택한 경우 컴파일 중에 이 오류가 발생할 수 있습니다.

  • Avalon 메모리 매핑 주소 너비가 32비트로 설정됨
  • 4GByte - 32비트로 설정된 주소 페이지 크기
해결 방법

Avalon 메모리 매핑 주소 너비 설정에서 64비트를 설정할 수 있으며, 그러면 주소 변환이 필요하지 않습니다. 그렇지 않으면 주소 페이지 크기 설정에서 2GByte - 31비트 이하로 설정할 수 있습니다.

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 18.0부터 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Arria® 10 FPGA 및 SoC FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.