문서 ID: 000076788 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-07-27

내부 오류: 하위 시스템: TIS_RC, 파일: /quartus/tsm/tis/tis_physical_timing_api.cpp, 줄: 1334

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

Arria V 또는 Cyclone V 디바이스, 컴파일이 실패하고 다음 오류가 발생할 수 있습니다.

Internal Error: Sub-system: TIS_RC, File: /quartus/tsm/tis/tis_physical_timing_api.cpp, Line: 1334

설계에 높은 M10K 블록이 있는 경우 이 오류가 발생할 수 있습니다 사용.

해결 방법

설계에 LogicLock 영역이 포함된 경우 Fitter 메모리 요소를 할당된 LogicLock 영역 외부에 배치하려면 다음 단계를 수행합니다.

  1. LogicLock Regions(LogicLock 영역) 창에서 마우스 오른쪽 버튼을 클릭합니다. LogicLock 영역을 선택한 다음 속성을 클릭합니다.
속성 대화 상자의 구성원 목록에서In the Members list of the Properties dialog 상자에서 디자인 요소를 선택합니다.
  • 편집을 클릭합니다. 노드 편집 대화 상자 상자가 열립니다.
  • Excluded element types(제외된 요소 유형)에서 Edit(편집)를 클릭합니다. 제외된 요소 유형(Excluded Element Types) 대화상자가 열립니다.
  • Excluded element types(제외된 요소 유형)에서 Memory(메모리)를 켭니다.
  • 설계에 LogicLock 영역이 포함되어 있지 않거나 Fitter는 할당된 LogicLock 외부에 메모리 요소를 배치합니다. 리전에서 오류를 해결하지 못하면 Quartus.ini 파일에 다음 줄을 추가합니다 프로젝트의 경우:

    fitter_rams_disallow_packed_mode = on

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

Arria® V FPGA 및 SoC FPGA
Cyclone® V FPGA 및 SoC FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.