사용자 인터페이스에서 AXI RREADY가 어설션될 때까지 인텔® Stratix®10 MX HBM2 컨트롤러가 AXI RVALID 신호를 어설션하지 않는 이유는 무엇입니까?

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.4 이하의 문제로 인해 인텔 Stratix® 10 MX HBM2 IP는 사용자 인터페이스에서 axi_<x>_<y>_rvalid>_rready 신호가 어설션될 때까지 axi_<x>_<y 신호를 어설션하지 않습니다.

<x> 및 <y>는 각각 채널 및 의사 채널 번호를 나타냅니다.

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.3 및 이전 버전의 경우 altera_axi_ufi_soft_logic.sv 파일을 열고 다음을 변경하여 이 문제를 해결할 수 있습니다.

(423행부터 시작:)

ufi_rready = PHY_THROTTLE_RDATA_BRESP ?

(rready & rdata_fifo_almost_empty) : rready; 전에

(rdata_fifo_almost_empty) : rready; //이후

if(PHY_THROTTLE_RDATA_BRESP) begin 생성

할당 rvalid = (rready & ~rdata_fifo_empty); 전에

assign rvalid = (~rdata_fifo_empty); //이후

이 문제는 인텔 Quartus Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.