문서 ID: 000076833 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-07-21

PCI Express* IP RX용 인텔® P-Tile Avalon®-ST 인터페이스가 재설정 조건에 따라 다르게 동작하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*
  • PCI Express*용 Avalon-ST 인텔® Stratix® 10 하드 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    PCI Express* IP용 인텔® P-Tile Avalon®-ST는 FPGA 패브릭에 deskew 모듈을 구현하여 임베디드 멀티 다이 인터커넥트 브리지(EMIB) 인터페이스에서 오는 수신 측 패킷을 재정렬합니다. 기울기 보정 모듈에 Avalon-ST RX 인터페이스의 정렬 불량을 일으킬 수 있는 재설정 문제가 있습니다.

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs
    인텔® Stratix® 10 DX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.