문서 ID: 000076849 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-10-31

인텔® Stratix® 10 DDR4 Ping Pong PHY 예제 설계에 알려진 문제가 있습니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 외부 메모리 인터페이스 인텔® Stratix® 10 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    DDR4 Ping Pong PHY 구성에서 인텔® Stratix® 10 EMIF IP를 사용할 때 효율성 모니터가 활성화된 경우 자동 생성된 예제 설계에 문제가 있습니다.

    Ping Pong PHY가 성공적으로 보정되고 트래픽 생성기 테스트가 Ping PHY를 통과하지만 Pong PHY의 데이터 읽기 오류로 실패합니다. 이 동작은 시뮬레이션과 하드웨어 작업 모두에서 볼 수 있습니다.

    해결 방법

    DDR4 IP 매개변수 Diagnostics > Enable Efficiency Monitor를 Disabled로 설정합니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.4에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.