문서 ID: 000076852 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-06-29

PHYLite IP 매개변수 편집기에서 "코어 PLL 참조 클럭 연결 사용" 매개변수를 사용할 수 없는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    병렬 인터페이스용 PHY Lite 인텔® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime 소프트웨어 버전 17.0부터 PHYLite IP는 코어 PLL 참조 클럭 연결을 지원하지 않습니다. PHYLite PLL 참조 클럭은 전용 참조 클럭 핀에 연결해야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Arria® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.