설명
버전 4.1 이전에 릴리스된 Quartus II 소프트웨어 버전은 타이밍 분석을 위해 사전 정의된 비제로 부하 정전 용량을 사용했습니다(예: LVTTL 출력을 위한 10pF 부하). 사전 정의된 정전용량 값에는 가능한 보드 구조 및 수신기 부하가 포함되지 않았으므로 타이밍 분석은 실제 부하가 Quartus II 소프트웨어에 지정된 경우보다 정확도가 떨어졌습니다.
Quartus II 소프트웨어 버전 4.1에서 Stratix II 및 Cyclone II 장치는 PCI 및 PCI-X(둘 다 10pF)를 제외한 각 I/O 표준에 대해 기본 부하가 0pF인 새로운 타이밍 모델을 사용합니다. 출력 핀 로딩은 클럭 대 출력(tCO) 타이밍에만 영향을 미치며 I/O 성능에는 영향을 주지 않습니다. 보드 구조 및 수신기 부하를 포함한 설계에 대한 보드 지연 시간을 시뮬레이션합니다. 타이밍 시뮬레이션을 원하지 않는 경우, Quartus II 소프트웨어 버전 4.1은 다양한 I/O 표준에서 다양한 용량성 부하에 대한 지연 가산기를 제공합니다. 출력 로딩은 Quartus II 소프트웨어에서 "출력 핀 로딩" 로직 옵션을 사용하여 지정할 수 있습니다.