설명
두 GNDIO 패드 사이의 전류 싱킹에 의해 제한되었던 APEX™ FPGA 제품군과 달리, Stratix 장치에서는 다른 I/O 핀과 관련하여 I/O 핀에 전류 제한이 적용됩니다. Altera는 Stratix 장치 핸드북의 Stratix & Stratix GX 장치에서 선택 가능한 I/O 표준 사용 장에 명시된 대로 열적으로 강화된 캐비티 다운 패키지의 경우 최대 200mA, 인접한 10개의 핀에 대해 와이어 결합 패키지의 경우 최대 150mA를 권장합니다. Quartus® II 소프트웨어도 이 한도를 확인하며, 핀 할당이 전류 한도를 초과하면 적합하지 않음을 반환할 수 있습니다.
예를 들어, FineLine BGA™ 패키지의 한 뱅크에 10개의 GTL 출력 핀이 있는 경우 10개의 인접한 핀을 선택할 때 해당 그룹에 6개의 GTL 출력만 있도록 핀을 분산시켜야 합니다. 계산은 다음과 같습니다.
10개의 인접 핀당 GTL 출력 수
= 10개의 인접 핀당 200mA 허용/GTL 출력의 경우 핀당 34mA
= 6 핀
표 1은 설계를 위한 하나의 핀 구성을 보여줍니다.
| 표 1. I/O 핀 명칭 | |
| 핀 번호 | 핀 명칭 |
| 1 | Gtl |
| 2 | Gtl |
| 3 | Gtl |
| 4 | Gtl |
| 5 | Gtl |
| 6 | Gtl |
| 7 | (1) |
| 8 | (1) |
| 9 | (1) |
| 10 | (1) |
| 11 | Gtl |
| 12 | Gtl |
| 13 | Gtl |
| 14 | Gtl |
| 15 | Gtl |
| 16 | Gtl |
표 1 참고:
(1) 이 핀은 할당되지 않은 핀 또는 입력입니다.