문서 ID: 000076866 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

내 설계에서 트랜시버 블록의 ~OBSERVABLE 출력 포트가 홀드 분석을 위해 제한되지 않은 것으로 보고되는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 9.1 SP1 및 이전 버전은 홀드 분석을 위해 Stratix® IV GX 트랜시버 블록에서 ~OBSERVABLERXANALOGRESET과 같은 ~OBSERVABLE 출력 포트를 자동으로 제한하지 않을 수 있습니다. derive_pll_clocks 명령은 설정 분석을 위해 출력 포트에 set_max_delay 지정만 추가하고 홀드 분석에 필요한 해당 set_min_delay 지정을 수행하지 않습니다.

홀드 분석을 위해 출력 포트를 제한하려면 ~OBSERVABLE 출력 포트에 대해 다음 set_min_delay 명령을 추가합니다.
set_min_delay 0 -에서 [get_ports <관찰 가능한 출력>]

이 문제는 Quartus II 소프트웨어의 향후 버전에서 수정될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® IV GX FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.