문서 ID: 000076874 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-10-02

인텔® Stratix® 10 Avalon-MM 인터페이스 PCIe* HIP가 IP 카탈로그의 MSI-X 매개변수를 반영하지 않는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.2 이하의 문제로 인해 GUI에 표시된 아래 MSI-X 매개변수가 생성된 RTL의 매개변수와 일치하지 않습니다.

- 테이블 오프셋
- 보류 중인 비트 어레이(PBA) 오프셋

해결 방법

이 문제를 해결 하려면 "altera_pcie_s10_hip_avmm_bridge.v"에서 아래 매개 변수를 수정 합니다.

매개변수 [28:0] pf0_pci_msix_pba_offset = 29'H2000,
매개변수 [28:0] pf0_pci_msix_table_offset = 29'H3000

이 문제는 인텔® Quartus® Prime Pro 소프트웨어 버전 19.3 이상에서 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

인텔® Stratix® 10 SX SoC FPGA
인텔® Stratix® 10 GX FPGA
인텔® Stratix® 10 MX FPGA
인텔® Stratix® 10 TX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.