문서 ID: 000076879 콘텐츠 형태: 오류 메시지 마지막 검토일: 2017-09-29

오류: LVDS 변형의 경우 지원되는 최대 채널은 8입니다. 또는 오류: "채널 수"(NUM_CHANNELS) 12가 범위를 벗어났습니다: 1-11

환경

    인텔® Quartus® Prime Pro Edition
    3배속 이더넷 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

패치 2.05 또는 Quartus® Prime 소프트웨어 버전 17.0.2를 포함하여 Quartus® Prime 소프트웨어 버전 17.0.2에서 8보다 큰 포트 번호와 트랜시버 유형을 3배속 이더넷 IP 코어용 LVDS I/O로 선택하면 위의 오류 메시지가 표시될 수 있습니다.

해결 방법

LVDS I/O 인터페이스가 있는 3배속 이더넷 IP는 최대 8개의 포트만 지원할 수 있습니다. 따라서 8보다 큰 포트 번호는 유효한 옵션이 아니며 이러한 옵션은 Quartus® Prime 소프트웨어의 향후 버전에서 제거됩니다.

이는 Quartus® Prime 버전 17.1에서 이미 수정되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

인텔® Arria® 10 FPGA 및 SoC FPGA
인텔® Cyclone® 10 GX FPGA
인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.