문서 ID: 000076881 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-09-22

인텔 FPGA VIP Suite Mixer II가 특정 최대 출력 프레임 폭에 대해 IP를 잠그는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 믹서 II(4K 레디) 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Quartus® Prime 소프트웨어 버전 16.1의 Mixer II IP 문제로 인해 IP가 정확히 2의 거듭제곱인 "최대 출력 프레임 폭"으로 구성된 경우 Mixer II IP가 작동 중에 잠길 수 있습니다(예: 4096, 2048, 1024 등).

    해결 방법

    이 문제는 Quartus® Prime 소프트웨어 버전 17.0에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.