문서 ID: 000076883 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-01-21

다중 레인 트랜시버의 직렬 회선이 Qsys에서 단일 레인으로 나타나는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

트랜시버의 최상위 수신 및 전송 레인은 Qsys에서 단일 레인으로 나타날 수 있지만, Qsys 인터커넥트가 생성되면 HDL 최상위 출력에 다중 레인 폭이 반영됩니다.

기타 트랜시버 I/O(예: relfect multi-lane/bonded 할당)와 Qsys tx_clkout 내에서 변경되어 , tx_clkout1, 등과 같은 tx_clkout0추가 레인을 표시합니다. 이러한 I/O는 Qsys 내에 반영되므로 Qsys 인터커넥트에서 사용할 수 있습니다. 그러나 최상위 직렬 라인은 일반적으로 Qsys에서 도관으로 내보내지므로 , , rx_serial_data_1등과 같은 rx_serial_data_0추가 레인이 아닌 단일 레인으로 나타날 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.