중요 문제
설명
PCI Express IP 코어를 위한 최상위 Verilog HDL 모듈
derr_cor_ext_rcv1 신호를 포함하지만, 이것은
Stratix V 장치에는 신호가 필요하지 않거나 작동하지 않습니다.
이 문제는 Stratix V Hard의 모든 구성에 영향을 미칩니다 PCI Express용 IP.
해결 방법
PCI Express derr_cor_ext_rcv1 용 Stratix V 하드 IP를 생성한 후
<pcie_variant>.v.
이 문제는 Stratix V 하드 버전 11.0 SP1에서 해결되었습니다 PCI Express용 IP.