문서 ID: 000076908 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-12-14

PLL 재구성 인텔® FPGA IP 사용하여 IOPLL 대역폭 레지스터를 읽을 수 없는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • IOPLL 재구성 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Arria® 10개 장치에서 PLL 재구성 인텔® FPGA IP 코어를 사용하여 대역폭 레지스터의 읽기 트랜잭션을 수행하는 데 문제가 발생할 수 있습니다. 이는 IOPLL의 루프 필터 설정 및 차지 펌프 설정 읽기에 영향을 미칩니다.

    다른 레지스터에서 읽기 트랜잭션을 수행하는 알려진 문제는 없습니다.

    레지스터에서 쓰기 트랜잭션을 수행하는 데 알려진 문제가 없으므로 IP를 사용하여 PLL 재구성을 수행하는 데 제한이 없습니다.

    해결 방법

    해결 방법은 없습니다. 대역폭 레지스터에서 읽기 트랜잭션을 수행하지 마십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.