입력 포트가 8비트 미만인 PIO 코어 생성에 영향을 미치는 문제가 확인되었습니다. 이 문제는 프로젝트가 VHDL에 대해 구성된 경우에만 발생합니다.
이 문제로 인해 읽기에 대한 첫 번째 데이터 바이트의 최상위 비트가 논리 1에 연결됩니다.
이 문제를 해결하려면 사용자가 읽기를 수행할 때 소프트웨어에서 PIO의 첫 번째 바이트의 맨 위 비트를 마스킹해야 합니다.
이 문제는 Quartus® II 도구의 이후 버전에서 해결될 예정입니다.
입력 포트가 8비트 미만인 PIO 코어 생성에 영향을 미치는 문제가 확인되었습니다. 이 문제는 프로젝트가 VHDL에 대해 구성된 경우에만 발생합니다.
이 문제로 인해 읽기에 대한 첫 번째 데이터 바이트의 최상위 비트가 논리 1에 연결됩니다.
이 문제를 해결하려면 사용자가 읽기를 수행할 때 소프트웨어에서 PIO의 첫 번째 바이트의 맨 위 비트를 마스킹해야 합니다.
이 문제는 Quartus® II 도구의 이후 버전에서 해결될 예정입니다.
1
본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.