문서 ID: 000076998 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-02-23

Arria®V 및 Cyclone®V FPGA UniPHY 메모리 IP가 지원하는 최대 용량 DDR3 장치는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
    인텔® Quartus® Prime Pro Edition
    UniPHY 인텔® FPGA IP 탑재 DDR3 SDRAM 컨트롤러
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

UniPHY DDR3 IP에 Arria® V 및 Cyclone® V 하드 및 HPS 메모리 컨트롤러에 대해 16행, 11열 및 3뱅크 주소 비트가 있는 단일 칩 선택 8Gbit DDR3 메모리 장치에 대한 구성을 잘못 허용하는 버그가 있습니다.

해결 방법

지원되는 가장 큰 DDR3 장치 용량 구성은 다음과 같습니다.

하드 메모리 컨트롤러 및 HPS 메모리 컨트롤러: 16행, 10열 및 3뱅크 비트의 주소 구성으로 칩당 4Gbit 선택.

소프트 컨트롤러: 16개 행, 11개 열 및 3개 뱅크 비트의 주소 구성으로 칩당 8Gbit 선택.

Arria® V 하드 및 HPS 메모리 컨트롤러 지원 구성에 대한 자세한 내용은 Arria V 핸드북의 표 7-17: Arria® V 하드 메모리 컨트롤러의 기능 및 Arria V 하드 프로세서 시스템 기술 참조 설명서의 표 11-1: SDRAM 컨트롤러 인터페이스 메모리 옵션을 참조하십시오.

Cyclone® V 하드 및 HPS 메모리 컨트롤러 지원 구성에 대한 자세한 내용은 Cyclone V 핸드북의 표 6-14: Cyclone® V 하드 메모리 컨트롤러의 기능 및 Cyclone V 하드 프로세서 시스템 기술 참조 설명서의 표 11-1: SDRAM 컨트롤러 인터페이스 메모리 옵션을 참조하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

Arria® V FPGA 및 SoC FPGA
Cyclone® V FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.