문서 ID: 000077006 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-06-13

Stratix V, Arria V 또는 Cyclone V 트랜시버 장치를 사용할 때 트랜시버 재구성 컨트롤러를 위한 Avalon 메모리 매핑 마스터로 NIOS II를 사용할 때 트랜시버 PMA 기능 문제가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • 인텔® Nios® II (클래식) 프로세서
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 13.0 이하의 버그로 인해 Stratix®V, Arria®V 또는 Cyclone®V 트랜시버 장치를 사용할 때 재구성 컨트롤러용 Avalon 메모리 매핑 마스터로 NIOS II를 사용할 때 트랜시버 PMA 기능 문제가 발생할 수 있습니다.

    NIOS II 마스터 또는 기타 Avalon 마스터를 사용하여 재구성 컨트롤러 Avalon 메모리 매핑 인터페이스를 통해 다음 트랜시버 PMA 기능에 액세스할 때 트랜시버 PMA에 오류가 발생할 수 있습니다.

    Stratix V GX/GT/GS, Arria V GZ Arria V GX/GT/ST/SXCyclone V GX/GT/ST
    CDR 전 및 사후 역방향 직렬 루프백CDR 전 및 사후 역방향 직렬 루프백CDR 전 및 사후 역방향 직렬 루프백
    -Rx 균등화Rx 균등화

    PMA 오류는 reconfig_busy 신호가 어설션될 때 reconfig_mgmt_address 버스가 전환되는 경우 재구성 컨트롤러 내부의 손상으로 인해 발생합니다. FPGA 다시 프로그래밍하여 오류를 복구할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 reconfig_busy 신호가 어설션될 때 재구성 컨트롤러 reconfig_mgmt_address 버스의 전환을 방지하는 논리를 삽입할 수 있습니다.

    또는 재구성 컨트롤러 Megawizard™에서 생성한 <instance_name> 폴더에 있는 "alt_xreconf_uif.sv" 파일을 이 파일로 바꾸 고 디자인을 다시 컴파일할 수 있습니다.

    이 문제는 Quartus II 소프트웨어의 향후 버전에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 11 제품

    Arria® V GT FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.