문서 ID: 000077020 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-03-10

인텔® Stratix® 10 L-타일 및 H-타일 장치에서 PCI Express*용 인텔® Stratix® 10 하드 IP를 사용하는 PCIe* Gen 3 x16 링크에서 호스트 시스템이 LCRC 오류 또는 완료 시간 초과 오류 없이 손상된 데이터를 수신하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP
  • PCI Express*용 Avalon-ST 인텔® Stratix® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    PCIe* Gen 3 x16 변형에 대한 인텔® Stratix® 10 하드 IP의 Tx FIFO 거의 전체 임계값 매개변수는 미미합니다. 링크 복구가 발생하지 않는 LCRC 오류 또는 완료 시간 초과 오류 없이 손상된 데이터가 표시될 수 있습니다.

    PCIe* Gen 3 x8 및 Gen 3 x4와 같은 다른 IP 변형은 영향을 받지 않습니다.

    관련 KDB가 있습니다.

    시스템이 인텔® Stratix® 10L 및 H-Tile 장치에서 PCI Express용 인텔® Stratix® 10 하드 IP를 사용하는 링크에서 PCIe* 완료 시간 초과 오류를 보고하는 이유는 무엇입니까?

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.4부터 수정되었습니다.

    이 문제를 해결하려면 PCIe* Gen 3 x16 변형에 대한 인텔® Stratix® 10 하드 IP를 재생성하고 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.4 이상 버전으로 설계를 다시 컴파일하여 수정 사항을 통합해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    인텔® Stratix® 10 GX FPGA
    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 TX FPGA
    인텔® Stratix® 10 SX SoC FPGA
    인텔® Stratix® 10 NX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.