설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.3 이하의 문제로 인해 하위 클래스 모드 1 및 16Gbps < 데이터 속도 <= 19.2Gbps에서 JESD204B 인텔® FPGA IP 사용할 때 Intel Agilex® 7 장치를 사용할 때 아래에 설명된 문제가 발생할 수 있습니다.
JESD204B 인텔® FPGA IP가 처음으로 SYSREF를 샘플링하고 CSR 비트를 0으로 csr_sysref_singledet 지운 후, 사용자가 다른 SYSREF 에지를 샘플링하기 위해 이 CSR 비트를 1 값으로 설정하면 SYSREF가 낮음에서 높음으로 전환되기 직전에 지워집니다. 이는 1Gbps보다 큰 데이터 속도에 대해 1에서 멈춘 csr_sysref_singledet 지우는 내부 신호로 인해 발생합니다.
해결 방법
이 문제는 txlink_rst_n 또는 rxlink_rst_n 적용해야만 복구할 수 있습니다.
패치는 IPS(인텔® 우수 고객 지원)를 통해 요청 시 제공될 수 있습니다.
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.4부터 해결됩니다.