문서 ID: 000077095 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-29

Quartus II 소프트웨어 버전 12.1에서 컴파일할 때 Stratix V 및 Arria V GZ 장치 트랜시버 재구성 컨트롤러에 대해 pif_interface_sel 신호에 대한 타이밍 위반을 안전하게 무시할 수 있습니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    pif_interface_sel 신호에 대한 유지 시간 위반은 Quartus® II 소프트웨어 버전 12.1에서 컴파일할 때 Stratix® V GX 및 Arria V GZ 장치 재구성 컨트롤러에 대해 안전하게 무시할 수 있습니다. 그러나 설치 위반은 해결해야 합니다.

    해결 방법

    Quartus II 소프트웨어 버전 12.1의 버그로 인해 alt_xcvr_reconfig.sdc 파일에 불필요한 잘못된 경로 예외가 발생했습니다. 거짓 경로 예외는 다음과 같습니다.

    set_false_path -from {*|alt_xcvr_reconfig_basic:basic|sv_xcvr_reconfig_basic:s5|pif_interface_sel}

    이 예외는 아래의 SDC 제약 조건으로 바꿔야 합니다.

    if { [string equal "quartus_sta" $::TimeQuestInfo(nameofexecutable)] } {
    # pif_interface_sel의 보류 시간 위반에 대한 False 경로를 설정합니다.
    set_false_path -from {*|alt_xcvr_reconfig_basic:basic|sv_xcvr_reconfig_basic:s5|pif_interface_sel} -hold
    }

    12.1 이전 및 이후의 Quartus II 소프트웨어 버전에는 위의 예외가 포함되어 있지 않지만, 새로운 제약 조건을 적용하여 pif_interface_sel 신호의 모든 보류 위반이 TimeQuest에 보고되지 않도록 제거할 수 있습니다.

    이 문제는 Quartus II 소프트웨어의 향후 버전에서 해결될 예정입니다.

    다음 권장 사항은 설정 pif_interface_sel 신호 타이밍을 충족하는 데 도움이 될 수도 있습니다.

    • 저속 등급 장치의 경우 125MHz 클럭 대신 100MHz를 사용하여 재구성 컨트롤러에서 mgmt_clk_clk 신호를 구동하는 것이 좋습니다.
    • 설계에 여러 재구성 컨트롤러를 사용합니다. 이는 pif_interface_sel 신호의 팬아웃을 최소화하여 설계의 라우팅 혼잡을 돕습니다. 예를 들어, 단일 재구성 컨트롤러를 사용하여 장치의 모든 채널을 구동하는 대신, 트랜시버 6팩당 하나의 재구성 컨트롤러를 사용해 볼 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Stratix® V FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.