설명
Quartus® II 소프트웨어는 Cyclone® V 장치에서 PCI Express 하드 IP 위치에 잘못된 nPERSTL* 핀을 할당할 때 이 피팅 오류를 보고합니다.
핀 nPERSTL0은 왼쪽 상단 PCI Express(PCIe) 하드 IP 블록과 연결되고 nPERSTL1은 왼쪽 하단 PCIe HIP 블록과 연결됩니다.
참고: 이 매핑은 Stratix® V 및 Arria® V에서 사용하는 매핑과 반대입니다.
해결 방법
이 문제를 해결하려면 아래 설명된 대로 RTL을 수정하거나 Quartus II 소프트웨어 버전 v13.1로 업그레이드하십시오
소프트 리셋 컨트롤러로 전환하는 단계는 다음과 같습니다.
1) altpcie_cv_hip_ast_hwtcl 인스턴스화 된 .v 파일을 엽니 다 (예 : ...\pcie_lib\top.v)
2) 매개변수 hip_hard_reset_hwtcl를 검색하고 해당 값을 0(영)으로 변경합니다.
3) IP 인스턴스의 pin_perst 입력 포트를 비활성화하여 pin_perst 1'b1(예: <project_dir>\top_hw.v)에 하드와이어링합니다.
- 예: .pcie_rstn_pin_perst (1\'b1)
4) 원래 재설정 신호로 npor 입력을 계속 구동하여 코어 및 애플리케이션 로직을 재설정합니다.